源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity adder8bit is port(cin:in std_logic; …
cpld 源代码
CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 4 / 50 页
源码文件
library ieee; use ieee.std_logic_1164.all; entity h_adder IS PORT (a, b : IN STD_LOGIC; co, so : OUT STD_LOGIC); …
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity add4 is port(cin:in std_logic; a,b:i…
源码文件
/* WARNING: Do NOT edit the input and output ports in this file in a text editor if you plan to continue editing the block that …
源码文件
package test_con is constant N1:integer:=16; end test_con; use work.test_con.all; library ieee; use ieee.std_logic_1164.all;…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY PULSE IS PORT ( CLK : IN STD_LOGIC; …
源码文件
--evev frequency division library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned…
源码文件
--odd frequency division library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigne…
源码文件
result_inst : result PORT MAP( result => result_sig );
源码文件
--addr_a_f library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity addr_a_f is port( sel: i…