源码文件
library IEEE; use IEEE.STD_LOGIC_1164.all; entity USBcomm is port( --FPGA信号 A: in STD_LOGIC_VECTOR(15 downto …
cpld 源代码
CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 9 / 50 页
源码文件
library IEEE; use IEEE.STD_LOGIC_1164.all; entity LED is port( A : in STD_LOGIC_VECTOR(15 downto 0); -- 地址总线 WR : in…
源码文件
:10000000758170740090C000F0740090F000F09062 :10001000D000E054E0B480FA740190F000F01200D7 :100020002380E690E000E0A2E79202545C7029E…
源码文件
library IEEE; use IEEE.std_logic_1164.all; entity PDIUSB is port( vm : in STD_LOGIC; vp : in STD_LOGIC; S0 : out STD_…
源码文件
library IEEE; use IEEE.STD_LOGIC_1164.all; entity usbctrl is port( signal sim: in STD_LOGIC; -- 仿真时为真值 signal st…
源码文件
#include "usb100.h" #define SWAP(x) ((((x) & 0xFF) > 8) & 0xFF)) #define CONFIG_DESCRIPTOR_LENGTH (sizeof(USB_CONFIGUR…
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity dff2 is por…
源码文件
library ieee; use ieee.std_logic_1164.all; entity sn74373 is port(D:in std_logic_vector(8 downto 1); OEN: in std_logic; …
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity dff1 is por…
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity decoder_3_8 i…