源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY JTDKZ IS PORT(CLK,SM,SB: IN STD_LOGIC; MR,MY,MG,BR,BY,BG: OUT STD_LOGIC…
architecture 源代码
探索ARCHITECTURE技术的精髓，这里汇聚了346个精选资源，涵盖从基础架构设计到高级系统集成的全方位知识。无论是嵌入式系统、微处理器架构还是SoC设计，您都能找到详尽的技术文档与案例研究。适用于硬件开发、软件优化及跨平台项目，助力工程师掌握核心技能，提升产品性能与创新力。…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 27 / 50 页
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY FPJ IS PORT(CLK,RST: IN STD_LOGIC; …
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY clockmake IS …
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY TESTCTL IS PORT (CLKK : IN STD_LOGIC;…
源码文件
************************************************** * 执行说明文档 * ********************************…
源码文件
ENTITY nuux IS PORT( d0,d1,sel: IN BIT; q: OUT BIT); END nuux; ARCHITECTURE connect OF nuux IS BEGIN cale:PROCESS(d…
源码文件
library ieee; use ieee.std_logic_1164.all; --库定义 --*************************-- ENTITY half51…
源码文件
LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; ENTITY bcdadd4 IS PORT (op1, op2 : in std_logic…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY GGG IS PORT(d0,d1,sel:IN BIT; q:OUT BIT); END GGG; ARCHITECTURE connect OF…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY aa IS PORT(d0,d1,sel: IN BIT; q: OUT BIT); END aa; ARCHITECTURE …