源码文件
---------------------------------------------------------------------------------------------- -- -- Fri Jan 4 15:12:08 2008 -- -…
architecture 源代码
探索ARCHITECTURE技术的精髓，这里汇聚了346个精选资源，涵盖从基础架构设计到高级系统集成的全方位知识。无论是嵌入式系统、微处理器架构还是SoC设计，您都能找到详尽的技术文档与案例研究。适用于硬件开发、软件优化及跨平台项目，助力工程师掌握核心技能，提升产品性能与创新力。…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 25 / 50 页
源码文件
#ifndef __BLUETOOTHCHATDIALOG_H__ #define __BLUETOOTHCHATDIALOG_H__ // System includes #include // CLASS DECLARATION …
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ADDER32B IS PORT ( A : IN STD_LOGIC_VE…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ADDER10B IS PORT ( A : IN STD_LOGIC_V…
源码文件
entity adder is port ( in1 : bit_vector; in2 : bit_vector; pout : out bit_vector ); end adder; archit…
源码文件
--*************************************************************** -- Following first two examples show that object of std_log…
源码文件
entity bit_rtl_reg_clk is port ( pin : bit_vector; cntl : bit; clk : bit; pout : out bit_vector ); end…
源码文件
use work.bit_rtl_pkg.all; -------------------------------------- -- MUX2 -- 2 select 1 multiplexer -------------------------…
源码文件
--**VHDL************************************************************* -- -- SRC-MODULE : PREFETCH -- NAME : prefetch.vhd…
源码文件
entity mul is port ( in1 : bit_vector; in2 : bit_vector; cntl : bit; pout : out bit_vector ); end mul;…