architecture 源代码

探索ARCHITECTURE技术的精髓,这里汇聚了346个精选资源,涵盖从基础架构设计到高级系统集成的全方位知识。无论是嵌入式系统、微处理器架构还是SoC设计,您都能找到详尽的技术文档与案例研究。适用于硬件开发、软件优化及跨平台项目,助力工程师掌握核心技能,提升产品性能与创新力。…

收录资源 500 份 全站深度检索
源码文件

/* * linux/arch/arm/mm/mm-tbox.c * * Copyright (C) 1998, 1999, 2000 Phil Blundell * Copyright (C) 1998-1999 Russell King *…

源码文件

/* * linux/arch/arm/mm/mm-tbox.c * * Copyright (C) 1998, 1999, 2000 Phil Blundell * Copyright (C) 1998-1999 Russell King *…

源码文件

八路彩灯控制器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CDKZ IS PORT(CLK:IN STD_LOGIC;…

源码文件

library ieee; use ieee.std_logic_1164.all; Entity trans4to8 is port(in4:in std_logic_vector(3 downto 0); out8:out std_logic…

源码文件

Release 8.1i - xst I.24 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to ./xst/projnav.tmp C…

源码文件

;; ARMulator configuration file type 3 ;; - armiss.dsc - ;; Copyright (c) 1996-2001 ARM Limited. All Rights Reserved. ;; RCS …

源码文件

LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY COUNTER IS PORT(iclk : IN STD_LOGIC; …

源码文件

LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY COUNTER IS PORT(iclk : IN STD_LOGIC; …

源码文件

--4位移位寄存器 --DIR:控制方向,高电平向右 --CLK:时钟端,高电平触发 --CLR:同步清零端,高电平触发 --SET:同步置位端,高电平触发 --LOAD:高电平触发,保存数据 --CE:时钟控制端,高电平有效 ---------…

源码文件

--4位移位寄存器 --DIR:控制方向,高电平向右 --CLK:时钟端,高电平触发 --CLR:同步清零端,高电平触发 --SET:同步置位端,高电平触发 --LOAD:高电平触发,保存数据 --CE:时钟控制端,高电平有效 ---------…