📚 Verilog-RISC技术资料

📦 资源总数:3283
💻 源代码:22620

📚 Verilog-RISC全部资料 (3283个)

采用Verilog HDL设计,在Altera EP1S10S780C6开发板上实现 选取6MHz为基准频率,演奏的是梁祝乐曲...

📅

Verilog的学习资料,可编程器件fpga的开发语言,有重点介绍Verilog的关键语法...

📅