设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元，最高处理速度可达92.93MHz。以50MHz频率工作时，可在0.5s以内完成一幅256×256指纹图像的增强处理。
上传时间： 2013-11-06
上传用户：rishian
设计了一个基于FPGA的数据采集系统，并用Verilog HDL语言作为描述语言实现了对TLC0820的采样控制和FPGA的数据处理等过程的控制，以Xilinx ISE 9.1i软件为平台，进行了设计输入、分析与综合、仿真与验证等过程仿真实现了这一系统。
上传时间： 2013-10-08
上传用户：13686209316
课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL
上传时间： 2013-12-21
上传用户：1583060504
SystemC片上系统设计的源代码： 书籍介绍： SystemC是被实践证明的优秀的系统设计描述语言，它能够完成从系统到门级、从软件到硬件、从设计到验证的全部描述。SystemC 2.01已作为一个稳定的版本提交到IEEE，申请国际标准。 本书为配合清华大学电子工程系SystemC相关课程的教学而编写。全书分9章，内容包括：硬件描述语言的发展史；SystemC出现的历史背景和片上系统设计方法学概述；SystemC的基本语法；SystemC的寄存器传输级设计和SystemC的可综合语言子集，以及根据作者设计经历归结的RTL设计准则和经验；接口、端口和通道等SystemC行为建模实例——片上总线系统；SystemC与VHDL/Verilog HDL的比较；SystemC的验证标准和验证方法学；SystemC开发工具SystemC_win、WaveViewer等，以及使用MATLAB进行SystemC算法模块的验证。每一章都精心编写了课后习题以配合教学的需要。 本书可作为大学电子设计自动化（EDA）相关课程教材，也可供电子工程技术人员作为SystemC设计、应用开发的技术参考书。本书丰富的实例源代码特别适合初学者根据内容实际运行、体会，举一反三，以掌握SystemC进行应用系统设计。
上传时间： 2014-11-29
上传用户：qoovoop
简单的一个8位RISC，Verilog HDL代码,类型为pic16c57
上传时间： 2015-04-25
上传用户：xinyuzhiqiwuwu
CRC校验码，用于对数据流进行crc校验。 主要有CRC_16,CRC_8,CRC_32校验。 所用语言为Verilog HDL.
上传时间： 2015-05-02
上传用户：qiao8960
循环冗余校验，crc_16,主要运用在数字通信系统。用Verilog HDL编写。
标签： 循环冗余校验
上传时间： 2015-05-06
上传用户：ZJX5201314
出租车计价器，简单、方便，采用verilog hdl语言编写，所用平台是MAXPLUS软件
标签： 出租车计价器
上传时间： 2014-06-19
上传用户：kernaling
大型嵌入式设备FPGA程序，verilog HDL语言，实现DLL和PCM码流分流。
上传时间： 2015-06-11
上传用户：zaizaibang
一个带波形输出的扫频模板systemC源程序， 该程序在SystemCStudio开发平台下生成， 实现systemC仿真、波形显示以及自动生成Verilog HDL代码。
上传时间： 2014-11-22
上传用户：windwolf2000
