提供《循环冗余校验码(试验报告)》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 51 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
verilog.asm
7.6 KB
包内组件
2
FILE
_primary.dat
623 B
包内组件
3
FILE
_primary.vhd
76 B
包内组件
4
FILE
_info
634 B
包内组件
5
FILE
crc.mpf
20.6 KB
包内组件
6
FILE
crc_test.v
542 B
包内组件
7
FILE
verilog.asm (子目录 #2)
28.4 KB
包内组件
8
FILE
_primary.dat (子目录 #2)
1.2 KB
包内组件
9
FILE
_primary.vhd (子目录 #2)
469 B
包内组件
10
FILE
verilog.asm (子目录 #3)
23.5 KB
包内组件
11
FILE
_primary.dat (子目录 #3)
1.1 KB
包内组件
12
FILE
_primary.vhd (子目录 #3)
420 B
包内组件