精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
上传时间: 2013-12-20
上传用户:独孤求源
Verilog HDL源码,显示器段数码管数字累加,测试通过
上传时间: 2016-11-23
上传用户:Breathe0125
Verilog HDL下的4 位数字频率计控制模块源代码
上传时间: 2016-11-25
上传用户:ainimao
16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器!
上传时间: 2016-11-26
上传用户:moshushi0009
本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。
上传时间: 2013-12-27
上传用户:s363994250
verilog HDL example .many module .
标签: verilog example module many
上传时间: 2014-06-10
上传用户:ainimao
采用Verilog HDL语言编写的曼彻斯特码, 文件列表: help md.v md_tf.v me.v me_tf.v med.v
上传时间: 2016-12-08
上传用户:yoleeson
Verilog HDL程序设计教程,以可综合的设计为重点,同时对仿真和模拟也作了深入阐述。全面介绍了verilog HdL 词法,语法。
上传时间: 2014-01-19
上传用户:zhangyi99104144
从算法设计到硬线逻辑的实现:复杂数字逻辑系统的Verilog HDL设计技术和方法,结合DSP算法介绍verilog HdL 设计。
上传时间: 2016-12-16
上传用户:xiaohuanhuan
Verilog HDL 入门教程,可供参考。
上传时间: 2014-07-09
上传用户:koulian