用VERILOG编写的4位ALU，由算术运算模块、逻辑运算模块、选择模块组成
标签： VERILOG ALU 编写
上传时间： 2014-01-04
上传用户：Amygdala
在ISE下用VERILOG开发的16位进位现行加法器
标签： VERILOG ISE 进位 加法器
上传时间： 2013-12-17
上传用户：维子哥哥
vga VERILOG codes which design a pong game and output to vga monitor
标签： vga VERILOG monitor design
上传时间： 2013-12-31
上传用户：牛布牛
VERILOG code which receive from uart RX and then output to lcd text display.
标签： VERILOG receive display output
上传时间： 2016-03-07
上传用户：songrui
I2C controller VERILOG code for altera fpga platform.
标签： controller platform VERILOG altera
上传用户：GHF
SPI(serial port interface)的VERILOG/VHDL源代碼，已模擬並驗證。
标签： interface VERILOG serial port
上传用户：jichenxi0730
清华在大学出版社出版 J.Bhasker著孙海平翻译的一本的VERILOG书籍
标签： Bhasker VERILOG 清华 大学
上传时间： 2016-03-09
上传用户：waizhang
从算法设计到硬线逻辑的实现：复杂数字逻辑系统的VERILOG
标签： VERILOG 算法设计 数字逻辑 逻辑
上传用户：weixiao99
VERILOG语言的基础知识，及其发展，通过这可以对VERILOG语言有初步的了解
标签： VERILOG 语言 基础知识
上传时间： 2013-12-21
上传用户：
RS编码的VERILOG源代码，拿来和大家分享
标签： VERILOG RS编码 源代码
上传时间： 2014-01-17
上传用户：894898248
