卡内基梅陇大学VERILOG课程讲义 全英文的哦，就看你看不看得懂了、不过是很不错 的哦
标签： VERILOG 大学 讲义 英文
上传时间： 2014-11-27
上传用户：123456wh
可综合的VERILOG语法（剑桥大学，影印） Synthesizable VERILOGsyntax and semantics
标签： VERILOG 大学
上传时间： 2014-01-15
上传用户：bruce5996
VERILOG hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。
标签： VERILOG fpga 7865 hdl
上传时间： 2016-03-09
上传用户：希酱大魔王
《设计与验证VERILOG HDL》光盘内容
标签： VERILOG HDL 光盘
上传时间： 2013-12-02
上传用户：z754970244
针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用VERILOG HDL 用CPLD 设计控制时序实现了DSP 和 CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks 和Windows 驱动开发包DDK 进行开发, 具有很好的通用性和可移植性。
标签： VERILOG 9054 CPCI CPLD
上传时间： 2013-12-24
上传用户：tedo811
基于FPGA的多功能数字钟VERILOG设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。
标签： VERILOG FPGA 2007 06
上传时间： 2016-03-10
上传用户：cc1915
同步FIFO( VERILOG HDL )
标签： VERILOG FIFO HDL
上传时间： 2013-12-20
上传用户：源码3
信道估计VERILOG编程，本程序开发环境为Xilinx ISE7.1
标签： VERILOG 信道估计 编程
上传时间： 2013-12-19
上传用户：sclyutian
自动增益控制VERILOG编程，本程序开发环境为xilinx ISE7.1
标签： VERILOG 自动增益控制 编程
上传时间： 2014-01-04
上传用户：我们的船长
硬件描述语言VERILOG HDL语法讲解，附实例，该教程通俗易懂。
标签： VERILOG HDL 硬件描述语言
上传时间： 2014-12-08
上传用户：yt1993410
