虫虫虫开发者社区

上传资源

VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数

500

VERILOG 热门资料

查看全部 500 份 →

用VERILOG写的FIFO程序

用VERILOG写的FIFO程序，可以直接引用经本人测试

2017-01-15 77 VERILOG

可综合的Verilog编码

可综合的Verilog编码，很不错，学习Verilog必看。不容错过

2014-01-05 100 VERILOG

verilog, TMSC6415 S单元代码

verilog, TMSC6415 S单元代码

2016-12-11 108 VERILOG

这是verilog的练习题

这是verilog的练习题，希望帮助学习erilog的同学已经学者

2017-02-15 74 VERILOG

verilog设计的UART事例

verilog设计的UART事例，适合于初学者

2016-06-26 174 VERILOG

EDA原理及VERILOG实现

一套关于EDA原理与VERILOG实现的系统性资料，涵盖逻辑综合、时序分析和硬件描述语言应用，适合数字电路设计与验证工程师参考。

2026-01-10 1 VERILOG

verilog串口发送模块

适用于嵌入式系统开发中的通信模块设计，提供完整的Verilog串口发送逻辑实现，包含时序控制与数据打包功能，适合用于教学实践与硬件验证。

2026-01-22 3 VERILOG

基于verilog的fir滤波

基于verilog的fir滤波，并带matlab仿真

2014-01-10 129 VERILOG