用VHDL和VERILOG实现的四人抢答器
标签： VERILOG VHDL 抢答器
上传时间： 2015-11-15
上传用户：redmoons
用VERILOG实现了一个数字秒表的设计
标签： VERILOG 数字秒表
上传用户：小眼睛LSL
一个可以综合的VERILOG 写的FIFO存储器 内附文档说明
标签： VERILOG FIFO 存储器 文档
上传用户：Avoid98
8051的VERILOG实现，内附testbench,c语言调试程序
标签： VERILOG 8051
上传时间： 2014-01-02
上传用户：王楚楚
FIFO的VERILOG实现，内附testbench和文档说明
标签： VERILOG FIFO
上传时间： 2013-12-24
上传用户：it男一枚
该工程是基于VERILOG hdl 语言编写的帧传输协议HDLC帧的发送端代码，会用QUATUSII的人都应该知道如何使用，希望能给你带来帮助
标签： VERILOG HDLC hdl 帧
上传时间： 2014-11-22
上传用户：3到15
uart串行口,用VERILOG编写的.供大家参考
标签： VERILOG uart 串行口 编写
上传时间： 2013-12-15
上传用户：417313137
将16进制文件转换成RAM可读的文件,VERILOG语言编写
标签： VERILOG RAM 进制 文件转换
上传时间： 2013-12-02
上传用户：王者A
基于VERILOG 的电子日历与电子时钟程序，可以进行调日期、星期、时间的分钟与小时，通过几种模式来显示日历与时间。
标签： VERILOG 电子日历 电子时钟 程序
上传时间： 2014-02-09
上传用户：sz_hjbf
基于VERILOG的数码管模拟扫描程序，分为两种显示方式，一种是数码管逐个显示，另一个是所有数码管一起显示。
标签： VERILOG 数码管 扫描程序 模拟
上传时间： 2014-01-15
上传用户：1079836864
