MDIO Verilog RTL代码,SOC可以通过MDIO接口来访问外部PHY等慢速外设
MDIO Verilog RTL代码,SOC可以通过MDIO接口来访问外部PHY等慢速外设...
VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
MDIO Verilog RTL代码,SOC可以通过MDIO接口来访问外部PHY等慢速外设...
符合8051协议规范的UART的Verilog源代码.该压缩包是一个modelsim的工程....