VERILOG
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
共 3,086 份资源
VERILOG 全部资料 3,086 份
PDF文档
verilog数字系统设计教程-夏宇闻编著-课后习题答案-考试重点
该文档为verilog学习方法讲解文档，是一份很不错的参考文档，可以下载来看看，，，，，，，，，，，，，，，，，，，，，...
PDF文档
RTL 异步数据传送模块 用verilog HDL 语言描述 输入为八比特数据
RTL 异步数据传送模块 用verilog HDL 语言描述 输入为八比特数据，执行操作后异步每比特输出。...
PDF文档
Verilog 实现的电话计费器 信号定义：decide： 电话局反馈回来的信号
Verilog 实现的电话计费器 信号定义：decide： 电话局反馈回来的信号，代表话务种类，“01”表示市话，“10”表示长话，“11”表示特话；...