VERILOG hdl

VERILOG hdl编写的ADRAM core

经过测试可用，大家可以试试，挺好用的，啦啦啦啦啦

标签： Verilog ADRAM

上传时间： 2015-08-14

上传用户：15170786351
高级FPGA教学实验指导书-逻辑设计

第一章、ALTERA QUATUSII 5.0 使用介绍...................................... 3 1. 概述.................................................................. 3 2. QUATUSII 设计过程..................................................... 5 2.1. 建立工程.......................................................... 5 2.2. 建立设计.......................................................... 6 2.2.1 使用QUATUSII BLOCK EDITOR 建立原理图文件.............................. 7 2.2、2 使用 QUARTUS II TEXT EDITOR .......................................... 8 2.2.3 使用 VERILOG hdl、VHDL 与 AHDL ...................................... 9 3. 编译综合设计.......................................................... 9 4. 仿真工程............................................................. 11 5. 分配设备与管脚....................................................... 12 6. 程序下载............................................................. 15 7. 调试与软件逻辑分析仪的使用........................................... 16 7.1. 设置和运行 SIGNALTAP II 逻辑分析器................................. 17 7.2. 设置触发器： ..................................................... 18 第二章 FPGA 试验平台介绍................................................. 19 1 简介................................................................... 19 2 主要的器件和特性....................................................... 19 3 LED，拨码开关和按键................................................... 21 3.1 十二个发光二极管（LED）七段数码显示器.............................. 21 3.2 四位拨码开关和两个功能按键......................................... 24 4 RS-232 串口............................................................ 24 5 PS/2 鼠标、键盘接口.................................................... 26 6 VGA 接口.............................................................. 26 7 USB1.1 接口........................................................... 26 8 LCD 接口.............................................................. 27 9 高速，异步SRAM ....................................................... 27 10 高速，同步SDRAM ...................................................... 33 11 大容量，快速FLASH .................................................... 35 12 USB2.0 芯片接口....................................................... 38 13 编程和调试接口....................................................... 39 14 时钟源............................................................... 39 15 电源方案............................................................. 41 16 复位电路............................................................. 42 17 扩展板接口........................................................... 42 第三章数字电路与数字系统试验........................................... 45 第一部分基础试验....................................................... 45 实验一 3/8 译码器....................................................... 45 实验二分频器........................................................... 47 实验三 BCD 七段显示译码器实验............................................ 47 实验四模拟74LS160 计数器实验........................................... 50 实验五交通灯控制器..................................................... 51 实验六乒乓球游戏机..................................................... 52 试验七扫描数码显示器................................................... 54 试验八频率计........................................................... 56 第二部分接口控制器试验................................................. 58 试验九 RS-232 串口控制器................................................. 58 试验十 LCD 显示试验...................................................... 60 试验十一 VGA 控制输出试验............................................... 64 试验十二 PS/2 键盘控制器试验............................................ 66 试验十三接口互连试验................................................... 69

标签： FPGA

上传时间： 2015-10-08

上传用户：shzweh1234
夏宇闻数字逻辑设计

国内最早推广VERILOG设计方法，有丰富工程实践经验，曾获得包括国家发明二等奖在内的多项国家级奖励，是业界公认的大师。夏宇闻老师为VERILOG设计方法在中国的推广和应用做了大量工作，曾编写和翻译的著作有《Verilog 数字系统设计教程》、《VERILOG hdl 数字设计与综合》、《SystemVerilog 验证方法学》和《数字逻辑基础与Verilog设计》等，为VERILOG设计方法在中国的推广和发展作出了卓越的贡献。夏老师严谨负责，离休后仍贡献余热，担任北京至芯FPGA培训中心顾问。

标签： 夏宇闻 verilog 逻辑设计

上传时间： 2015-10-22

上传用户：xlrenxuanwei
FIR数字滤波器的FPGA实现研究

采用VERILOG hdl语言分剐实现了FIR数字滤波器的改进的串行结构、并行结构以及DA结构，并在ModelSim仿真验证平台中仿真了实现设计。

标签： FIR数字滤波器 FPGA

上传时间： 2015-12-22

上传用户：shikg1245
FPGA使用

第一讲：Quartus II 安装及工程建立。第二讲：VERILOG hdl语言的运用及仿真。第三讲：原理图方式编程及IP核调用。第四讲：程序下载。

标签： FPGA

上传时间： 2016-11-07

上传用户：825858099
eda大作业简易计算器

在掌握常用数字电路功能和原理的基础上，根据EDA技术课程所学知识，利用硬件描述语言VERILOG hdl、EDA软件Quartus II和硬件平台Cyclone/Cyclone II FPGA进行电路系统的设计。本次实验我完成的内容是简单计算器的设计

标签： eda 计算器

上传时间： 2016-12-04

上传用户：925912853
FPGA交通的设计

基于FPGA的交通灯的设计有VERILOG hdl 源码，仅供参考

标签： FPGA

上传时间： 2017-04-12

上传用户：yytuyhu
交通灯设计，FPGA

基于FPGA的交通灯的设计有VERILOG hdl代码

标签： FPGA 交通灯

上传时间： 2017-04-12

上传用户：yytuyhu
自己设计的CPU

自己设计的CPU VERILOG hdl语言实现的基于MIPS架构

标签： CPU

上传时间： 2017-05-22

上传用户：Fan_Luo
CAN控制器

FPGA实现CAN控制器，VERILOG hdl编写代码

标签： CAN 控制器

上传时间： 2018-12-19

上传用户：鱼塘好多鱼