VERILOG hdl

60秒秒表设计

60秒秒表设计，可暂停和分段计数等，所有功能是利用VERILOG hdl来描述，最后下载到CPLD/FPGA才能运行。

标签： 秒表设计

上传时间： 2017-06-08

上传用户：1159797854
本例是关于卷积码的一个简单算法

本例是关于卷积码的一个简单算法，用VERILOG hdl语言编写，整个文档包括了产生卷积的整个工程。

标签： 卷积码算法

上传时间： 2017-06-27

上传用户：ecooo
FIFO 源程序

FIFO 源程序，VERILOG hdl实现，自己验证过，没问题

标签： FIFO 源程序

上传时间： 2013-12-19

上传用户：aig85
设计带进位算术逻辑运算单元

设计带进位算术逻辑运算单元，根据74LS181功能表，用VERILOG hdl硬件描述语言编程实现ALU181的算术逻辑运算功能，编辑实验原理图，在算术逻辑单元原理图上，将其扩展为带进位的算术逻辑运算单元，对其进行编译，并设计波形对其进行仿真验证，最后下载验证

标签： 进位算术逻辑运算

上传时间： 2013-12-17

上传用户：498732662
i2c总线模拟

i2c总线模拟，VERILOG hdl编写的总线模拟控制程序

标签： i2c 总线模拟

上传时间： 2014-01-10

上传用户：yuanyuan123
对vga接口做了详细的介绍

对vga接口做了详细的介绍，并且有一 ·三段式Verilog的IDE程序，但只有DMA ·电子密码锁，基于fpga实现，密码正 ·IIR、FIR、FFT各模块程序设计例程， ·基于逻辑工具的以太网开发，基于逻 ·自己写的一个测温元件（ds18b20）的 ·光纤通信中的SDH数据帧解析及提取的 ·VHDL Programming by Example（McGr ·这是CAN总线控制器的IP核，源码是由 ·FPGA设计的SDRAM控制器，有仿真代码 ·xilinx fpga 下的IDE控制器原代码, ·用verilog写的，基于查表法实现的LO ·精通VERILOG hdl语言编

标签： vga 接口

上传时间： 2014-12-04

上传用户：colinal
输入输出控制的状态机

输入输出控制的状态机，VERILOG hdl源码

标签： 输入输出控制状态

上传时间： 2014-01-10

上传用户：璇珠官人
ps2接口控制程序

ps2接口控制程序，采用VERILOG hdl

标签： ps2 接口控制程序

上传时间： 2017-09-03

上传用户：skhlm
PS2键盘鼠标接口控制实现电子琴功能

PS2键盘鼠标接口控制实现电子琴功能，VERILOG hdl 编写

标签： PS2 键盘接口控制实现

上传时间： 2013-12-03

上传用户：BIBI
FPGA 建模

FPGA入门建模”顾名思义就是“模块建立”的省略。FPGA的逻辑资源，好比乐高的积木，要组合乐高就是需要工具，那VERILOG hdl就是FPGA建模的工具。

标签： verilog 基础

上传时间： 2015-03-22

上传用户：edmund3