802.3an ldpc码编码、译码设计，使用VERILOG hdl语言编写，包括测试代码，
标签： 802.3 ldpc an 编码
上传时间： 2014-01-08
上传用户：爺的气质
an-103005-vgagen.zip是一个VGA显示控制器，是VERILOG hdl 编制的
标签： 103005 vgagen VGA zip
上传时间： 2014-01-13
上传用户：上善若水
本文首先讨论了以太网介质访问控制MAC的功能和工作过程。接着介绍了以太网MAC芯片的一种设计方案，对MAC的功能进行了逻辑划分。据此可以用VERILOG hdl或VHDL来加以描述，并进一步用FPCA或ASIC来加以实现，也可做成以太网MAC核.
标签： MAC 以太网 介质 访问控制
上传时间： 2016-05-29
上传用户：semi1981
有两个，一个用VHDL编写的I2C，一个VERILOG hdl语言编写的
标签：
上传时间： 2014-12-21
上传用户：李梦晗
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
标签： FPGA 数字锁相环
上传时间： 2013-12-25
上传用户：dyctj
异步串行通信Uart接口设计，VERILOG hdl程序，嵌入式必备哦
标签： Uart 异步串行通信 接口设计
上传时间： 2016-06-23
上传用户：qb1993225
SD卡读取音频数据，由VGA显示。VERILOG hdl语言编写，适用DE2实验箱
标签： SD卡 读取 音频数据
上传用户：xuanchangri
介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、VERILOG hdl对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。
标签： 硬件 控制 数据采集系统 自动
上传时间： 2016-07-01
上传用户：czl10052678
ＦＰＧＡ实现全数字锁相环，利用硬件描述评议VERILOG hdl，顶层文件ＤＰＬＬ．Ｖ
标签： 全数字 锁相环
上传时间： 2014-01-09
上传用户：1159797854
CAN总线IPCORE，采用VERILOG hdl语言实现。
标签： IPCORE CAN 总线
上传用户：ve3344
