十六位超前进位加法器，VERILOG HDL
上传时间： 2015-09-21
上传用户：wff
基于FPGA的I2C总线模拟，采用VERILOG HDL语言编写。- Based on the FPGA I2C main line simulation, uses verilog the HDL language compilation.
上传时间： 2013-12-13
上传用户：PresidentHuang
循环冗余校验，crc_16,主要运用在数字通信系统。用VERILOG HDL编写
标签： 循环冗余校验
上传时间： 2015-12-02
上传用户：xuan‘nian
在微型计算机系统中, CPU与外部的基本通信方式有两种,一种是并行通信即数据的各位同 时传送,其优点是传输速度较快,但数据有多少位就需要多少条传送线 而串行通信中数据一位一位顺序传 送,能节省传送线. 用VERILOG HDL语言实现了串并、并串通信接口之间的转换
上传时间： 2013-12-24
上传用户：aysyzxzm
FPGA与单片机接口，用VERILOG HDL写的，仿真波形正确。
上传时间： 2015-12-22
上传用户：稀世之宝039
摘 要：以上海地区的出租车计费器为例，利用VERILOG HDL语言设计了出租车计费器，使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优 化，下载到EPF1OK10TC144—3芯片中，可应用于实际的出租车收费系统。 关键词：VERILOG HDL；电子自动化设计；硬件描述语言；MAX+PLUSⅡ
上传时间： 2014-12-06
上传用户：bakdesec
在maxplusII平台上开发的一个交通等内核，该文件中有多个版本，为实现交通灯的不同功能，同时后续版本也是对前面版本的修改与优化，基于VERILOG HDL语言
上传时间： 2016-01-09
上传用户：yyyyyyyyyy
简易数字频率计，用VERILOG HDL编写的，基于Quartus II实现，结构清晰，功能较为全面，能满足简单的频率测量要求
标签： 数字频率计
上传时间： 2013-12-08
上传用户：15071087253
本程序对如何使用altera系列芯片片上ram进行实例演示，采用VERILOG HDL语言编写，并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序，值得一看。
上传时间： 2016-01-17
上传用户：凤临西北
32位除法器 被除数和除数均为16位整数，16位小数 商为32位整数，16位小数 余数为16位整数，16位小数 VERILOG HDL 代码
上传时间： 2014-02-19
上传用户：稀世之宝039
