This Verilog HDL description implements a UART.
标签： description implements Verilog This
上传时间： 2013-12-17
上传用户：wff
一个可综合的串并转换接口verilog源代码
标签： verilog 串并转换 接口 源代码
上传时间： 2014-01-07
上传用户：txfyddz
CORDIC算法的硬件实现 用的verilog语言
标签： verilog CORDIC 算法 硬件实现
上传时间： 2015-06-24
上传用户：wcl168881111111
Verilog HDL编写的CPU模型，很经典，比较通用
标签： Verilog HDL CPU 编写
上传时间： 2013-12-24
上传用户：龙飞艇
Verilog HDL编写的总线功能模型，十分有用，需要的下载
标签： Verilog HDL 编写 总线
上传时间： 2013-12-20
上传用户：ls530720646
一个电子中的verilog实验源代码。适合verilog初学者学习参考
标签： verilog 电子 实验 初学者
上传时间： 2014-12-05
上传用户：huyiming139
计数器 同步异步预置数清零 verilog hdl 编写
标签： verilog hdl 计数器 编写
上传时间： 2013-12-18
上传用户：凤临西北
verilog 教程，介绍了用verilog语言写硬件电路的描述语言。内容详细丰富！！是一不不错的教程
标签： verilog 教程
上传时间： 2015-06-27
上传用户：天诚24
Verilog HDL实现的I2C Slave模拟
标签： Verilog Slave HDL I2C
上传时间： 2014-11-17
上传用户：ztj182002
mentor UART IP verilog源码 以通过验证.
标签： verilog mentor UART IP
上传时间： 2014-07-10
上传用户：dyctj
