基于FPGA的多路高速串并转换器设计
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。...
串并转换技术资料
📦 资源总数：33467
串并转换是完成串行传输和并行传输这两种传输方式之间转换的技术。移位寄存器可以实现并行和串行输入和输出。这些通常配置为“串行输入，并行输出”（SIPO）或“并行，串行输出”（PISO）。
🔥 串并转换热门资料
查看全部33467个资源 »基于FPGA的多路高速串并转换器设计
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。...
用汇编写的串并转换程序
用汇编写的串并转换程序，在masm 下调试...
用VHDL编写的并串转换和串并转换实例
用VHDL编写的并串转换和串并转换实例，希望对您有所帮助，其中输入数据是时钟的16倍...
通过多通道串-并转换器将多个同步串行数据流转换为并行数据
通过多通道串-并转换器将多个同步串行数据流转换为并行数据...
📂 串并转换资料分类