电子电气专业毕业设计毕业论文及产品设计软硬件资料文档资料合集2（22个）:RCC电路间歇振荡的研究资料USB接口信号发生器USB接口波形发生器VB上位机与18b20下位机VB上位机程序控制DS1302时钟的proteus仿真仓库温湿度的监测系统资料便捷式单片机实验开发装置资料八位数字密码锁资料八路扫描式抢答器设计变压器的智能绕线功能系统资料宠物定时喂食器设计资料常导超导磁悬浮演示试验装置的控制资料步行者机器人资料步进电机调速控制系统资料步进电机调速系统设计资料比较全面的手机原理资料测距程序笔记本电脑的智能底座设计超级点阵,上位机发送单片机显示资料采用MEC002A制作远程调频发射机资料采用实时时钟芯片DS1302+AT89C2051的红外遥控LED电子钟采集与发射系统设计资料
标签： 电子电气专业毕业设计
上传时间： 2021-12-08
上传用户：
基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire osd_hs;wire osd_vs;wire osd_de;wire[7:0] osd_r;wire[7:0] osd_g;wire[7:0] osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r = osd_r[7:3]; //discard low bit dataassign vga_out_g = osd_g[7:2]; //discard low bit dataassign vga_out_b = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0 (clk ), .c0 (video_clk ));color_bar color_bar_m0( .clk (video_clk ), .rst (~rst_n ), .hs (video_hs ), .vs (video_vs ), .de (video_de ), .rgb_r (video_r ), .rgb_g (video_g ), .rgb_b (video_b ));osd_display osd_display_m0( .rst_n (rst_n ), .pclk (video_clk ), .i_hs (video_hs ), .i_vs (video_vs ), .i_de (video_de ), .i_data ({video_r,video_g,video_b} ), .o_hs (osd_hs ), .o_vs (osd_vs ), .o_de (osd_de ), .o_data ({osd_r,osd_g,osd_b} ));endmodule
上传时间： 2021-12-18
上传用户：
基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;assign vga_out_hs = video_hs;assign vga_out_vs = video_vs;assign vga_out_r = video_r[7:3]; //discard low bit dataassign vga_out_g = video_g[7:2]; //discard low bit dataassign vga_out_b = video_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0(clk), .c0(video_clk));color_bar color_bar_m0( .clk(video_clk), .rst(~rst_n), .hs(video_hs), .vs(video_vs), .de(video_de), .rgb_r(video_r), .rgb_g(video_g), .rgb_b(video_b));endmodule
标签： fpga vga显示 verilog quartus
上传时间： 2021-12-19
上传用户：kingwide
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input clk, //50MHz时钟 input rst_n //复位信号，低电平有效 );//-----------------------------------------------------------localparam W_IDLE = 1;localparam W_FIFO = 2; localparam R_IDLE = 1;localparam R_FIFO = 2; reg[2:0] write_state;reg[2:0] next_write_state;reg[2:0] read_state;reg[2:0] next_read_state;reg[15:0] w_data; //FIFO写数据wire wr_en; //FIFO写使能wire rd_en; //FIFO读使能wire[15:0] r_data; //FIFO读数据wire full; //FIFO满信号 wire empty; //FIFO空信号 wire[8:0] rd_data_count; wire[8:0] wr_data_count; ///产生FIFO写入的数据always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) write_state <= W_IDLE; else write_state <= next_write_state;endalways@(*)begin case(write_state) W_IDLE: if(empty == 1'b1) //FIFO空， 开始写FIFO next_write_state <= W_FIFO; else next_write_state <= W_IDLE; W_FIFO: if(full == 1'b1) //FIFO满 next_write_state <= W_IDLE; else next_write_state <= W_FIFO; default: next_write_state <= W_IDLE; endcaseendassign wr_en = (next_write_state == W_FIFO) ? 1'b1 : 1'b0; always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) w_data <= 16'd0; else if (wr_en == 1'b1) w_data <= w_data + 1'b1; else w_data <= 16'd0; end///产生FIFO读的数据always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) read_state <= R_IDLE; else read_state <= next_read_state;endalways@(*)begin case(read_state) R_IDLE: if(full == 1'b1) //FIFO满, 开始读FIFO next_read_state <= R_FIFO; else next_read_state <= R_IDLE; R_FIFO: if(empty == 1'b1)
上传时间： 2021-12-19
上传用户：20125101110
《我和LabVIEW:一个NI工程师的十年编程经验》是作者在学习和使用LabVIEW过程中的经验总结。书中由浅入深地对LabVIEW最常用的功能和LabVIEW学习过程中常见的问题进行了一一介绍。此外，对于LabVIEW帮助文档中没有涉及的内容，如LabVIEW程序设计的原理、原则，如何选取最适合当前情景的编程方法，编程时的注意事项，LabVIEW的学习方法等，《我和LabVIEW:一个NI工程师的十年编程经验》都进行了较为详细的介绍。《我和LabVIEW:一个NI工程师的十年编程经验》的特色之一在于紧密结合实例，对于提及的LabVIEW功能，书中都配以编程实例来讲解。《我和LabVIEW:一个NI工程师的十年编程经验》可作为大、中专院校通信、测控等相关专业的教学参考书，也可作为相关工程技术人员设计开发仪器或自动测试系统的技术参考书。
标签： labview
上传时间： 2022-04-16
上传用户：canderile
说明： msp430F系列单片机bootloader原理与实现完整版源码、文档及说明(Msp430F series microcontroller bootloader principle and implementation of the full version of the source code, documentation and instructions)
上传时间： 2022-06-06
上传用户：kingwide
CPLD(复杂可编程逻辑器件）在数字电子技术领域中的应用越来越广泛，尤其适合于新产品的开发与小批量生产，因此深受广大工程技术人员喜爱。本书定位于让初学者从零起步，轻松学会 CPLD 的系统设计技术。本书以 ALTERA 公司的系列芯片为目标载体，简要分析了可编程逻辑器件的结构和特点，以及相应开发软件的使用方法，同时，还用大量篇幅介绍了初学者最容易掌握的Verilog HDL硬件描述语言。本书完全以实战为主、通过实践的方法帮助读者加深理解CPLD 的基本知识。本书附赠光盘一张，光盘中包含了书中所有实验的源程序。本书可供从事各类电子系统设计的广大工程技术人员以及电子爱好者阅读，也可作为电子类专业的教材或教学参考书使用。
标签： cpld verilog hdl
上传时间： 2022-07-11
上传用户：
内含10套数字电子技术名校名师视频课程及配套课件，以及平时搜罗的比较好的文档资源。内含10套数字电子技术名校名师视频课程及配套课件，以及平时搜罗的比较好的文档资源。
标签： 数字电子技术
上传时间： 2022-07-24
上传用户：fliang
内含11套模电名校名师视频课程及配套课件，以及平时搜罗的比较好的文档资源。文件较大，存在百度网盘，附件中提供了分享链接和提取码，打开即可转存或下载。
标签： 模电
上传时间： 2022-07-24
上传用户：
用运放过程中积累的一些知识和经验.doc 548KB2020-03-31 15:06 有源反馈网络同相复合放大器的研究.pdf 183KB2020-03-31 15:06 运放稳定性分析.pdf 418KB2020-03-31 15:06 常用运算放大器的详细电路介绍.doc 141KB2020-03-31 15:06 运算放大器电路分析精华 横流输出解析.doc 1.6M2020-03-31 15:06 运算放大器经典应用.pdf 1.1M2020-03-31 15:06 运算放大器的选择.pdf 1.2M2020-03-31 15:06 运算放大器入门教程.pdf 715KB2020-03-31 15:06 运算放大器：输入和输出限制.pdf 1.7M2020-03-31 15:06 如何使用Multisim8对运算放大器的线性应用进行仿真？.pdf 587KB2020-03-31 15:06 从虚断，虚短分析基本运放电路，经典运放电路.docx 154KB2020-03-31 15:06 国外最新应用运放电路设计精选.pdf 6.1M2020-03-31 15:06 运算放大器的简易测量.pdf 322KB2020-03-31 15:06 模拟电子技术基础(第4版).pdf 5.5M2020-03-31 15:06 TI公司的运放资料（含纯英文原版加翻译）.rar 2.2M2020-03-31 15:06 运算放大器实战入门(下).ppt 1.5M2020-03-31 15:06 前置运算放大器的噪声分析与设计.pdf 799KB2020-03-31 15:06 运算放大器基本电路大全.pdf 1.5M2020-03-31 15:06 运放参数的详细解释和分析-合集(1-25).pdf 5.4M2020-03-31 15:06 如何进行一种微功耗轨到轨输出AB类运算放大器设计的资料概述.pdf 881KB2020-03-31 15:06 常用运放电路集锦.pdf 382KB2020-03-31 15:06 运算放大器知识点.ppt 1.9M2020-03-31 15:06 史上最全的运放典型应用电路及分析.pdf 66KB2020-03-31 15:06 运算放大器的原理和应用.pdf 167KB2020-03-31 15:06 运算放大器实战入门(上).ppt 4.8M2020-03-31 15:06 运算放大器的设计与仿真.pdf 6.3M2020-03-31 15:06 几种运算放大器和比较器的经典电路分析资料概述.docx 283KB2020-03-31 15:06 电子电路百科全书.pdf 10.9M2020-03-31 15:06 清华大学李福乐的运算放大器设计实例.pdf 330KB2020-03-31 15:06 运算放大器电路设计应用.pdf 1.1M2020-03-31 15:06 运放应用技巧.docx 1.3M2020-03-31 15:06 集成运算放大器的使用可靠性.pdf 283KB2020-03-31 15:06 清华07年的一份运算放大器的设计(非常详细).pdf 1.2M2020-03-31 15:06 T型反馈电阻网络在微弱信号放大电路中的应用.pdf 218KB2020-03-31 15:06 运放使用注意事项.pdf 305KB2020-03-31 15:06 运放应用知识.pdf 743KB2020-03-31 15:06 从零学运放-运放电路设计入门.rar 11.7M2020-03-31 15:06 运算放大器的电路模型和比例电路的分析及有运算放大器的电阻电路概述.ppt
上传时间： 2013-06-17
上传用户：eeworm
