SystemVerilog

SystemVerilog简称为SV语言，是一种相当新的语言，它建立在Verilog语言的基础上，是IEEE1364Verilog-2001标准的扩展增强，兼容Verilog2001，将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来，并新近成为下一代硬件设计和验证的语言。

共 50 份资源

SystemVerilog 全部资料 50 份

PDF文档

SystemVerilog语言的参考手册，chm格式的，支持索引和搜索。内容包含语法介绍，常用句式大全，各种不常用常用的东西全都包含，是SV语言学习的百科全书。特别适合想编写自测平台的IC设计人员，快...

14 次

SystemVerilog技术资料简介

SystemVerilog简称为SV语言，是一种相当新的语言，它建立在Verilog语言的基础上，是IEEE1364Verilog-2001标准的扩展增强，兼容Verilog2001，将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来，并新近成为下一代硬件设计和验证的语言。

相关技术领域： 参考手册 初学者 Systemverilog Verilog VHDL 对比 随机 激励 systemverilog VMMforSystemVerilog 源码 SystemVeriLOG