基于SystemVerilog的芯片模拟器设计与实现

1概述

在当今百万门级的ASIC设计中，验证所占用的时间无疑成为缩短集成电路产品设计周期中的瓶颈。如何改进验证方法，改善验证手段，从而提高验证效率，缩短验证周期，是验证人员乃至产品经理们最关心的问题"。System Verilog 结合了来自Verilog、VH DL、C++的概念，以及验证平台语言和断言语言，将硬件描述语言HDL与现代的高层级验证语言HVL结合了起来，使原本繁琐费的验证工作变得相对简单易行。与传统的验证方法相比，这种验证方法大大提高了验证工作的效率，缩短了验证的周期，同时有力地保证了验证的完备性。

同时，System Verilog提供了与其他语言的编程接口，可以通过和其他语言数据共享的方式进行相互交互，将验证工作中的繁琐复杂的功能交给软件来实现，提高验证的效率和性能。这样在芯片的验证过程中，就可以通过数据共享将芯片的主要功能通过软件来实现，然后通过比对结果来验证芯片功能的正确性。

点击标签浏览更多相关技术资料资源：