SystemVerilog

SystemVerilog简称为SV语言，是一种相当新的语言，它建立在Verilog语言的基础上，是IEEE1364Verilog-2001标准的扩展增强，兼容Verilog2001，将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来，并新近成为下一代硬件设计和验证的语言。

资源总数

SystemVerilog 全部资料 45 份

系统级验证与设计必备语言，涵盖语法、断言及测试平台构建，可直接用于生产环境的模块开发与验证流程。适合从事芯片验证和RTL设计的工程师快速上手。

2026-01-15 3 SystemVerilog

这是一本外国关于system verilog的学习教程。

2023-05-17 1 SystemVerilog

·SystemVerilog is a rich set of extensions to the IEEE 1364-2001 Verilog Hardware Description Language (Verilog HDL). Th...

2023-05-03 7 SystemVerilog

2013-12-19 27 SystemVerilog

systemverilog 绿皮书英文版

2022-09-26 7 SystemVerilog

都是些systemverilog的小程序，完整的小程序，程序后面有仿真的结果，方便大家学习，是不错的验证入门资料。

2025-06-24 7 SystemVerilog

本文是介绍systemverilog的入门读物，里面用简短的语言讲述了该语言的语法和用法，非常适合初学者。

2025-11-16 1 SystemVerilog

systemverilog 与功能验证，适合IC验证人员学习和使用，一本不错的学习教材。

2023-03-16 4 SystemVerilog

2014-11-17 105 SystemVerilog

systemverilog语言介绍文档，供初学者学习。

2013-12-20 115 SystemVerilog