7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-26
上传用户：1427796291
cpld/fpga RS(204,188)译码器的verilog程序
上传时间： 2016-11-05
上传用户：tyler
精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
上传时间： 2013-12-20
上传用户：独孤求源
完整龙族的无错反外挂登陆器,b编译后直接直接就可以放在客户端下运行，记主要修改服务端验证程序和端口
上传时间： 2013-12-19
上传用户：onewq
RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
上传时间： 2017-01-24
上传用户：缥缈
台达VFD-B变频器使用说明书，介绍的简单明了，适合有一定基础的使用。
上传时间： 2017-02-25
上传用户：维子哥哥
包含了msp430单片机上的ADC、定时器A、定时器B、基础时钟、看门狗的初始化及中断程序。基本示例程序
上传时间： 2017-05-28
上传用户：qweqweqwe
//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用 有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式 有定时中断:定时器B溢出中断
上传时间： 2017-06-01
上传用户：ryb
RS译码器的C源代码,采用了BM算法，钱搜索，和福尼算法求错误值
上传时间： 2017-08-07
上传用户：cursor
该程序用事件管理器B的定时器4定时时间来触发A/D采样的启动。采样时采用级联模式，一次做16个转换，转换通道分别是0~15。转换完成后，在A/D中断服务子程序中将转换结果读出。该程序做一次A/D采样。
上传时间： 2017-09-25
上传用户：标点符号
