PLL-MB技术，即锁相环多频带技术，是现代电子设计中不可或缺的一部分，广泛应用于通信、雷达及高性能计算等领域。通过精准的频率合成与信号跟踪能力，PLL-MB能够显著提升系统性能与稳定性。对于致力于前沿技术研发的工程师而言，掌握PLL-MB不仅意味着对复杂信号处理有了更深层次的理解，更是职业发展的强...
delphi设计模式 图书语言： 简体中文 图书类型： 程序设计 >> Delphi下载 授权方式： 免费Delphi图书 图书大小： 2.4 MB
本文件是延时测试程序；LED灯每隔1秒亮1秒 使用外部22.1184MHz晶振, * 应用PLL倍频到100MHZ.
《人月神话》中文版 书籍语言： 简体中文 书籍类型： 程序设计 授权方式： 免费软件 书籍大小： 1.03 MB 书籍等级： 整理时间： 2004-11-3 20:53:39 ...
UWB viterbi decode matlab代码； 包括自己实现的matlat viterbi 译码和调用matlab内部模块的代码； 分硬判决和软判决两种情况； 严格按照MB-OFDM UWB协议实现；
驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级
2005年9月计算机等级考试二级VB考前密卷 书籍语言： 简体中文 书籍类型： 认证考试 授权方式： 免费软件 书籍大小： 2.52 MB
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取...
实现MB-OFDM UWB 中的Viterbi译码功能； 包括自己编写的viterbi译码模块和调用matlab内部viterbi译码模块的代码和调试代码； 内嵌了各种去打孔的代码，所有MB-OFDM中可能的形式；
这样做的目的是要说明的应用提供 电子系统设计师的必要工具 设计和评估锁相环（ PLL ）的 配置集成电路。
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实...