NC-Verilog

verilog 的东西好好用的呢

verilog 的东西好好用的呢，那是verilog 学习者的必备东西哦

标签： verilog

上传时间： 2013-12-27

上传用户：253189838
基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片

基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片

标签： FPGA VERILOG FIFO 软硬件

上传时间： 2015-10-19

上传用户：agent
iic implementation,用verilog实现了IIC标准协议的功能

iic implementation,用verilog实现了IIC标准协议的功能

标签： implementation verilog iic IIC

上传时间： 2015-10-19

上传用户：vodssv
设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑

设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑 – Hex, Mif – 第三方工具 • EDIF • HDL • VQM – 或采用一些别的方法去优化和提高输入的灵活性: • 混合设计格式 • 利用LPM和宏功能模块来加速设计输入

标签： 8226 Quartus Verilog AHDL

上传时间： 2014-01-04

上传用户：love_stanford
jpeg压缩中的DCT蝶型算法verilog代码

jpeg压缩中的DCT蝶型算法verilog代码

标签： verilog jpeg DCT 算法

上传时间： 2014-12-01

上传用户：Divine
本程序为Verilog扫描键盘成,然后送给51单片机处理的程序.

本程序为Verilog扫描键盘成,然后送给51单片机处理的程序.

标签： Verilog 程序 51单片机扫描键盘

上传时间： 2014-01-09

上传用户：彭玖华
流片过的risc_8051源代码 verilog语言描述的~

流片过的risc_8051源代码 verilog语言描述的~

标签： verilog risc 8051 流片

上传时间： 2013-11-30

上传用户：英雄
Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c

Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC algorithm calculates the trigonometric functions of sine, cosine, magnitude, and phase using an iterative process. It is made up of a series of micro-rotations of the vector by a set of predetermined constants, which are powers of two. Using binary arithmetic, this algorithm essentially replaces multipliers with shift and add operations. In a Stratix™ device, it is possible to calculate some of these arithmetic functions directly, without having to implement the CORDIC algorithm.

标签： representation Magnitude the magnitude

上传时间： 2013-12-24

上传用户：金宜
用verilog编写的risc mcu

用verilog编写的risc mcu

标签： verilog risc mcu 编写

上传时间： 2015-10-25

上传用户：baiom
用verilog语言编写的看门狗模块modulewdt

用verilog语言编写的看门狗模块modulewdt

标签： modulewdt verilog 语言编写

上传时间： 2013-12-23

上传用户：jjj0202