虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

MOSFET参数理解及测试项目方法

  • 从大量的正侧面脸部照片采集着手构建了正、侧面脸部信息的人脸库

    从大量的正侧面脸部照片采集着手构建了正、侧面脸部信息的人脸库,依据人体测量学、人体解剖学等脸部关键特征的原则定义了脸部测量点及测量项目。基于建立的人脸数据库中测量点定义模型的正侧面特征点,采用径向基函数插值的方法对模型进行调整,生成特定人脸模型。

    标签: 人脸 采集

    上传时间: 2013-12-20

    上传用户:chenbhdt

  • java下编写QRCode源程序

    java下编写QRCode源程序,有二维码生成方法、解读方法及测试demo,不需修改,可直接运行。

    标签: QRCode java 编写 源程序

    上传时间: 2014-04-04

    上传用户:yimoney

  • CCS环境两次编程实现DSP串行EEPROM自举的方法

    针对TI公司TMS320VC54系列DSP处理器独立运行需要程序自举引导的问题,介绍了一种利用CCS软件两次编程实现DSP通过SPI串行EEPROM完成程序代码自举的方法,给出了相应的硬件设计和软件编程思路,及以该方法实现DSP自举的实验。该方法硬件设计简单、成本低,而软件两次编程设计又方便DSP系统的在线编程调试和软件升级,可广泛用于程序代码不超过64K字节的DSP系统中。 

    标签: SP 自举 串行EEPROM SPI

    上传时间: 2015-12-31

    上传用户:icebee251

  • 运动会分数统计

    功能要求: 1) 可以输入各个项目的前三名或前五名的成绩; 2) 能统计各学校总分; 3) 可以按学校编号、学校总分、男女团体总分排序输出; 4) 可以按学校编号查询学校某个项目的情况; 5) 可以按项目编号查询取得前三或前五名的学校。 规定:输入数据形式和范围:10以内的整数(如果做得更好可以输入学校的名称,运动项目的名称) 输出形式:有中文提示,各学校分数为整形 界面要求:有合理的提示,每个功能可以设立菜单,根据提示,可以完成相关的功能要求。 存储结构:学生自己根据系统功能要求自己设计。请在最后的上交资料中指明你用到的存储结构; 测试数据:要求使用1、全部合法数据;2、整体非法数据;3、局部非法数据。进行程序测试,以保证程序的稳定。测试数据及测试结果请在上交的资料中写明。

    标签: 分数

    上传时间: 2016-12-15

    上传用户:天真222

  • 声明病人 Patient 类,

    1. 声明病人 Patient 类,此类对象包括 name(String)、sex(char)、age(int)、weight(float)、allergies(boolean)。 声明 setName 存取及修改方法。在一个单独的类中,声明测试方法,并生成两个 Patient 对象,设置其 状态并将其信息显示在屏幕上。声明并测试 toString()方法,显示一个病人 age、sex、name 及 allergies

    标签: allergies Patient name age sex toString boolean setName String weight

    上传时间: 2017-11-27

    上传用户:x138178

  • 同步电机参数测定

    同步电机部分参数测定 通过实验的方法获得同步发电机的定子、转子绕组的自感L_a和L_f、互感M_fa和M_af

    标签: 同步电机 参数测定

    上传时间: 2018-05-22

    上传用户:llove

  • 十六进制七段数码显示器的Verilog设计

    学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计; 2、掌握组合逻辑,时序逻辑以及用例化语句实现顶层模块的Verilog设计方法; 3、熟悉QuartusⅡ的整个设计流程,仿真方法,引脚锁定,下载及测试方法。

    标签: Verilog 十六进制 七段数码 显示器

    上传时间: 2019-05-30

    上传用户:Lily_liu

  • CPU可测试性设计

    可测试性设计(Design-For-Testability,DFT)已经成为芯片设计中不可或缺的重要组成部分。它通过在芯片的逻辑设计中加入测试逻辑提高芯片的可测试性。在高性能通用 CPU 的设计中,可测试性设计技术得到了广泛的应用。本文结合几款流行的 CPU,综述了可应用于通用 CPU 等高性能芯片设计中的各种可测试性方法,包括扫描设计(Scan Design),内建自测试(Built-In Self-Test,BIST),测试点插入(Test Point Insertion),与 IEEE 1149.1标准兼容的边界扫描设计(Boundary Scan Design,BSD)等技术。

    标签: 可测试性设计 CPU

    上传时间: 2021-10-15

    上传用户:

  • 双冗余CAN 总线模块设计原理.pdf

    为满足恶劣环境下计算机系统的高可靠性需求,将冗余技术结合到CAN 总线模块的硬件与软件开发中,介绍其总体方案。硬件及软件设计方法,重点描述了在V×Works 系统下的驱动软件实现,给出了部分实现细节及设计流程。测试结果表明,此设计可成功实现CAN冗余模块在总线故障情况下的冗余切换,提高了设备可靠性。

    标签: can总线模块

    上传时间: 2021-11-30

    上传用户:

  • 电抗器参数计算公式

    电抗器参数计算公式与参数,及例题。

    标签: 电抗器

    上传时间: 2022-01-13

    上传用户:aben