十六进制七段数码显示器的Verilog设计 - 免费下载
应用设计资源
文件大小：12 K
📋 资源详细信息
💡 温馨提示：本资源由用户 Lily_liu 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。
资源简介
学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计；
2、掌握组合逻辑，时序逻辑以及用例化语句实现顶层模块的Verilog设计方法；
3、熟悉QuartusⅡ的整个设计流程，仿真方法，引脚锁定，下载及测试方法。
立即下载此资源
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
资源说明
下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →