数字集成电路与嵌入式内核系统可测试性设计（影印版）
·书中包括的索引使你能够根据自己的需要，直接阅读你所关注的内容。主要内容包括：设计核心，关注嵌入核心和嵌入存储器；系统集成和超大规模集成电路的设计问题；AC扫描、正常速度扫描和嵌入式可测试性设计；内建、自测试、含内存BIST、逻辑BIST及扫描BIST；虚拟测试套接字和隔离测试 ·重用设计，包括重用...
可测试性设计技术资料
📦 资源总数：74615
💻 源代码：106673
🔌 电路图：1
可测试性设计（DFT）是现代电子系统开发中不可或缺的一环，通过在设计阶段嵌入测试机制来提高电路板及芯片的故障检测效率与可靠性。适用于消费电子、汽车电子、航空航天等多个领域，对于缩短产品上市时间、降低维护成本具有重要意义。本页面汇集了74615份关于DFT的最新资料，包括但不限于理论研究、案例分析及实用工具等，旨在帮助广大工程师掌握这一关键技术，提升个人竞争力。立即探索，开启您的学习之旅！
🔥 可测试性设计热门资料
查看全部74615个资源 »中国科学院计算所李晓维研究员的VLSI测试与可测试性设计讲义
中国科学院计算所李晓维研究员的VLSI测试与可测试性设计讲义...
数字存储器和混合信号超大规模集成电路 本书系统地介绍了数字、存储器和混合信号VLSI系统的测试和可测试性设计。该书是根据作者多年的科研成果和教学实践
数字存储器和混合信号超大规模集成电路 本书系统地介绍了数字、存储器和混合信号VLSI系统的测试和可测试性设计。该书是根据作者多年的科研成果和教学实践，结合国际上关注的最新研究热点并参考大量的文献撰写的。全书共分三个部分。第一部分是测试基础，介绍了测试基本概念、测试设备、测试经济学和故障模型。第二部...
CPU可测试性设计
可测试性设计（Design-For-Testability，DFT）已经成为芯片设计中不可或缺的重要组成部分。它通过在芯片的逻辑设计中加入测试逻辑提高芯片的可测试性。在高性能通用 CPU 的设计中，可测试性设计技术得到了广泛的应用。本文结合几款流行的 CPU，综述了可应用于通用 CPU 等高性能芯片...
基于FPGA的可测性设计方法研究
现场可编程门阵列(FPGA)是一种现场可编程专用集成电路，它将门阵列的通用结构与现场可编程的特性结合于一体，如今，FPGA系列器件已成为最受欢迎的器件之一。随着FPGA器件的广泛应用，它在数字系统中的作用日益变得重要，它所要求的准确性也变得更高。因此，对FPGA器件的故障测试和故障诊断方法进行更全面...
💻 可测试性设计源代码
查看更多 »📂 可测试性设计资料分类