CPU可测试性设计

可测试性设计（Design-For-Testability，DFT）已经成为芯片设计中不可或缺的重要组成部分。它通过在

芯片的逻辑设计中加入测试逻辑提高芯片的可测试性。在高性能通用 CPU 的设计中，可测试性设计技术得到了广泛

的应用。本文结合几款流行的 CPU，综述了可应用于通用 CPU 等高性能芯片设计中的各种可测试性方法，包括扫描设

计（Scan Design），内建自测试（Built-In Self-Test，BIST），测试点插入（Test Point Insertion），与 IEEE 1149.1

标准兼容的边界扫描设计（Boundary Scan Design，BSD）等技术。

点击标签浏览更多相关技术资料资源：