数字集成电路与嵌入式内核系统可测试性设计（影印版） - 免费下载

技术书籍资源 文件大小：23373 K

📋 资源详细信息

文件格式
RAR
所属分类
技术书籍
上传用户
上传时间
文件大小
23373 K
所需积分
2 积分
推荐指数
⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 lsx1916 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

·书中包括的索引使你能够根据自己的需要，直接阅读你所关注的内容。主要内容包括：设计核心，关注嵌入核心和嵌入存储器；系统集成和超大规模集成电路的设计问题；AC扫描、正常速度扫描和嵌入式可测试性设计；内建、自测试、含内存BIST、逻辑BIST及扫描BIST；虚拟测试套接字和隔离测试 ·重用设计，包括重用和隔离测试；用VSIA和IEEE P1500标准处理测试问题。 书中穿插的整幅图解直接来自作者的教学材

源码文件列表

📂 共 11 个源码文件 点击文件名可在线查看源代码

💡
温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此资源

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

  • 下载需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传
  • 资源永久有效

📦 使用说明

  • 下载后用解压软件解压
  • 推荐 WinRAR 或 7-Zip
  • 如有密码请查看说明
  • 解压后即可使用

🎁 积分获取

  • 上传资源获得积分
  • 每日签到免费领取
  • 邀请好友注册奖励
  • 查看详情 →

相关标签

点击标签查看更多相关资源：

相关资源推荐

1

数字集成电路与嵌入式内核系统可测试性设计（影印版）

·书中包括的索引使你能够根据自己的需要，直接阅读你所关注的内容。主要内容包括：设计核心，关注嵌入核心和嵌入存储器；系统集成和超大规模集成电路的设计问题；AC扫描、正常速度扫描和嵌入式可测试性设计；内建、自测试、含内存BIST、逻辑BIST及...
2013-04-24 103 次下载 1100 次浏览
2

CPU可测试性设计

可测试性设计（Design-For-Testability，DFT）已经成为芯片设计中不可或缺的重要组成部分。它通过在芯片的逻辑设计中加入测试逻辑提高芯片的可测试性。在高性能通用 CPU 的设计中，可测试性设计技术得到了广泛的应用。本文结合...
2021-10-15 2 次下载 6233 次浏览
3

数字存储器和混合信号超大规模集成电路 本书系统地介绍了数字、存储器和混合信号VLSI系统的测试和可测试性设计。该书是根据作者多年的科研成果和教学实践

数字存储器和混合信号超大规模集成电路 本书系统地介绍了数字、存储器和混合信号VLSI系统的测试和可测试性设计。该书是根据作者多年的科研成果和教学实践，结合国际上关注的最新研究热点并参考大量的文献撰写的。全书共分三个部分。第一部分是测试基础...
2013-11-26 147 次下载 1093 次浏览
4

中国科学院计算所李晓维研究员的VLSI测试与可测试性设计讲义

中国科学院计算所李晓维研究员的VLSI测试与可测试性设计讲义...
2016-02-05 134 次下载 1088 次浏览
5

一个基于嵌入式内核做的项目的源代码（c51的）.

一个基于嵌入式内核做的项目的源代码（c51的）....
2016-01-09 60 次下载 1059 次浏览
6

@@-在系统编程技术及其应用（第二版）243页-10.1M.rar

专辑类----可编程逻辑器件相关专辑 @@-在系统编程技术及其应用（第二版）243页-10.1M.rar...
2013-06-18 99 次下载 1133 次浏览
7

电子系统的减额定设计（derating design）方案

电子系统的减额定设计（derating design）方案，在系统可靠性与寿命方面应用很多，在电子设计时需工程师着重考虑的方面...
2016-11-14 70 次下载 1161 次浏览
8

@@ 在系统编程技术及其应用（第二版）243页 10.1M.pdf

可编程逻辑器件相关专辑 96册 1.77G@@ 在系统编程技术及其应用（第二版）243页 10.1M.pdf...
2014-05-05 37 次下载 17396 次浏览
9

在系统编程技术及其应用（第二版）

在系统编程技术及其应用（第二版） ...
2013-04-15 97 次下载 1079 次浏览
10

嵌入式微处理器模拟接口设计（第二版）

嵌入式微处理器模拟接口设计（第二版） ...
2013-05-20 79 次下载 1126 次浏览