jpeg格式到bmp格式的硬件实现，verilog开发，fpga 实现。
标签： jpeg bmp 硬件实现
上传时间： 2016-01-21
上传用户：1427796291
电赛一等奖作品：音频信号分析仪的FPGA源码，VHDL编写，Quartus7.1综合，ModelSim6.2g se仿真，应用了opencores.org上的开源FFT IP核，加入了8051总线接口和ram
标签： FPGA 音频信号分析仪 源码
上传时间： 2013-12-29
上传用户：yoleeson
可变分数抽取器设计。用matlab里的sg实现，可转化为bit文件下载到fpga 。
标签： matlab 分数
上传时间： 2013-12-15
上传用户：txfyddz
用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线
标签： FPGA 大型 计时
上传时间： 2016-04-03
上传用户：ma1301115706
一个用vhdl语言（硬件描述语言）编写的fft实现程序。fft用途很广，该程序可以在cpld或fpga等硬件上实现，软件坏境为maxplus10.0及以上或quartus2。
标签： fft vhdl 语言 硬件描述语言
上传时间： 2016-04-15
上传用户：nairui21
利用FPGA实现串口通信，很好的学习资料 尤其是对 verilog不熟的朋友
标签： FPGA 串口通信
上传时间： 2016-06-06
上传用户：wkchong
这是异步FIFO的VHDL实现代码，已经在FPGA上通过实践证明，运行状态良好
标签： FIFO VHDL 代码
上传时间： 2016-06-29
上传用户：xuanchangri
用FPGA实现RS232通信,此代码是用VHDL语言编写，非常有用的好东东啊
标签： FPGA VHDL 232 RS
上传时间： 2016-07-04
上传用户：xiaodu1124
用FPGA实现了RS232异步串行通信，所用语言是VHDL，另外本人还有Verilog的欢迎交流学习，根据RS232 异步串行通信来的帧格式，在FPGA发送模块中采用的每一帧格式为：1位开始位+8位数据位+1位奇校验位+1位停止位，波特率为2400。由设置的波特率可以算出分频系数，具体算法为分频系数X=CLK/(BOUND*2)。
标签： FPGA 232 RS 异步串行通信
上传时间： 2013-11-29
上传用户：ve3344
RSA加密算法的VHDL实现，通过实际FPGA验证。
标签： VHDL RSA 加密算法
上传时间： 2016-07-16
上传用户：1159797854
