针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间： 2013-10-28
上传用户：d815185728
1.1 概述恩智浦半导体推出其第二代车载网络LIN核的系统基础芯片（SBC）UJA1079TW产品，实现了性能、功耗以及电子控制单元（ECU）成本的优化，惠及车身控制模块、车内温度控制、座椅控制、电动助力转向（EPS）、自适应照明、雨量/光强传感器、泊车辅助及传输模块等广泛的车载应用。UJA1079TW支持车载网络互联应用，这些应用通过使用LIN作为本地总线来控制电源和传感器设备。
上传时间： 2013-10-12
上传用户：chongchongsunnan
恩智浦半导体推出其第二代车载网络CAN核的系统基础芯片（SBC）UJA1076TW产品，实现了性能、功耗以及电子控制单元（ECU）成本的优化，惠及车身控制模块、车内温度控制、座椅控制、电动助力转向（EPS）、自适应照明、雨量/光强传感器、泊车辅助及传输模块等广泛的车载应用。UJA1076TW支持车载网络互联应用，这些应用通过使用高速CAN作为主网络接口来控制电源和传感器设备。UJA1076TW SBC产品集成以下功能器件：
上传时间： 2014-01-14
上传用户：2467478207
介绍了SoPC（System on a Programmable Chip）系统的概念和特点，给出了基于PLB总线的异步串行通信（UART）IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证，证明了所设计的UART IP核可以正常工作。该设计方案为其他基于SoPC系统IP核的开发提供了一定的参考。
上传时间： 2013-11-12
上传用户：894448095
基于VHDL的FPGA和Nios II 实例精炼【作者：刘福奇；出版社：北京航空航天大学出版社】（本书优酷视频地址：http://www.youku.com/playlist_show/id_5882081.html） 内容简介：本书分为4个部分：Quartus Ⅱ软件的基本操作、VHDL语法介绍、FPGA设计实例和Nios Ⅱ设计实例；总结了编者几年来的FPGA设计经验，力求给初学者或是想接触这方面知识的读者提供一种快速入门的方法；适合电子相关专业的大学生、FPGA的初学者以及对FPGA有兴趣的电子工程师。初学者可以按照步骤学习。本书中提及到时间计算问题，不光提出有时间戳的方法， 还介绍了一种通过读取定时器的寄存器来计算时间的方法。其实，有人认为，本书最好的部分是：DMA的实现说明（本书从3个方面讲述了DMA的使用）。现在学习Verilog HDL的人或许比较多，但是用VHDL的人可以学习下，这本书还是很不错的。
上传时间： 2014-07-10
上传用户：米米阳123
通过Xilinx Spartan-6 FPGA 的Multiboot特性,允许用户一次将多个配置文件下载入Flash中,根据不同时刻的需求,在不掉电重启的情况下,从中选择一个来重配置FPGA,实现不同功能,提高器件利用率,增加系统安全性,降低系统成本。
标签： Xilinx-Spartan MultiBoot FPGA
上传时间： 2013-10-26
上传用户：wpwpwlxwlx
随着混沌理论应用于产生伪随机序列的发展，用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器．为了便于硬件实现并减少硬件占用资源．对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进，密钥空间缩减到2⋯．设计采用双精度浮点运算，选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验．系统的硬件电路占用17716个逻辑单元，占芯片资源88％，工作频率50 MHz，EPRS产生速率10 Mbps．
上传时间： 2013-11-21
上传用户：许小华
使用Vhdl语言编写的FPGA应用程序，实现的内容是100进制计数器
上传时间： 2015-05-02
上传用户：许小华
异步串口通信口在FPGA实现，功能有（1）串行数据接收的同步控制；（2） 串行数据发送的同步控制
上传时间： 2013-12-25
上传用户：lanhuaying
在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过Xilinx ISE在Modelsim下进行了仿真。
上传时间： 2015-08-14
上传用户：wsf950131
