这个文件中提供了 verilog HDl 的在ultra edit32中编程所需要的语法
标签： verilog ultra edit HDl
上传时间： 2013-12-04
上传用户：R50974
这个文件中使用verilog HDl简单的利用基本运算实现了微型的cpu设计开发过程
标签： verilog HDl cpu 运算
上传时间： 2016-08-24
上传用户：hgy9473
曼彻斯特编码的VHDl源程序?顾固乇嗦氲腣HDl源程序
标签： VHDl HDl 源程序 曼彻斯特编码
上传用户：talenthn
BCD编码的Verilog HDl程序，能够实现BCD编码与卷积码。
标签： Verilog BCD HDl 编码
上传时间： 2014-02-18
上传用户：yyq123456789
使用Verilog HDl 實現AES硬體加解密
标签： Verilog HDl AES 加解密
上传时间： 2016-08-25
上传用户：gdgzhym
用verilog HDl产生正弦阶梯波。加da即可输出正弦波
标签： verilog HDl 正弦 输出
上传时间： 2014-01-17
上传用户：wkchong
基于Verilog HDl的异步FIFO设计与实现
标签： Verilog FIFO HDl
上传时间： 2013-12-19
上传用户：a3318966
verilog HDl语言编写的数字秒表，仿真已经通过，可供参考
标签： verilog HDl 语言 编写
上传用户：chfanjiang
《Verilog HDl 语言编程》 异步FIFO设计（基于Verilog)
标签： Verilog FIFO HDl 语言编程
上传时间： 2016-08-30
上传用户：561596
<Verilog HDl 语言编程》 RS(204,188)译码器的设计
标签： Verilog HDl 204 188
上传时间： 2013-11-30
上传用户：lizhen9880
