硬件描述语言,verilog HDL,实现了解码器的设计
硬件描述语言,verilog HDL,实现了解码器的设计...
硬件描述语言,verilog HDL,实现了解码器的设计...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。...
本原码是基于Verilog HDL语言的FPGA原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。...
本原码是基于Verilog HDL语言编写的,实现了SPI接口设计,可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功....