This Verilog HDL description implements a UART Version 1.1 : Original Creation 2.1 : added commen
This Verilog HDL description implements a UART Version 1.1 : Original Creation 2.1 : added comments...
Hardware Des cription Language -- 硬件描述语言
This Verilog HDL description implements a UART Version 1.1 : Original Creation 2.1 : added comments...
IEEE standard Verilog HDL1364-2001.pdf Verilog 学习必备资料...
Verlog HDL 写得一款32路方波发生器,例子是4路可以自己加,相位可调,频率可调,占空比可调。具体参见readme.doc.此处只提供了源码包含顶层模块sgs32.v 子模块dds.v和pll设置模块altp.v及波形驱动文件...
用verilog HDL实现I2C Master Controller 的设计,包括主程序设计和测试程序设计...