用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序
用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序...
用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序...
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的...
该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码,会用QUATUSII的人都应该知道如何使用,希望能给你带来帮助...
这是用Verilog HDL编好的2选一数据选择器 可以直接使用 没有密码...
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...