欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
这是用Verilog HDL编好的2选一数据选择器 可以直接
这是用Verilog HDL编好的2选一数据选择器 可以直接使用 没有密码
VHDL/FPGA/Verilog
133 K
183 次下载
2014-01-25
资源详细信息
文件格式
压缩包
文件大小
133 K
资源分类
VHDL/FPGA/Verilog
上传者
yuanshuai440
发布时间
2014-01-25 16:43
下载统计
183
次
所需积分
2 积分
这是用Verilog HDL编好的2选一数据选择器 可以直接使用 没有密码 - 资源详细说明
这是用Verilog HDL编好的2选一数据选择器 可以直接使用 没有密码
这是用Verilog HDL编好的2选一数据选择器 可以直接使用 没有密码 - 源码文件列表
本资源包含 81 个源码文件
支持在线预览,点击文件名即可查看
1
and2_gate.pin
查看源码
2
and2_gate.flow.rpt
查看源码
3
and2_gate.fit.summary
查看源码
4
and2_gate.map.rpt
查看源码
5
and2_gate.tan.rpt
查看源码
6
and2_gate.tan.summary
查看源码
7
and2_gate.v
查看源码
8
and2_gate.qws
查看源码
9
and2_gate.fit.smsg
查看源码
10
and2_gate.fit.rpt
查看源码
11
and2_gate.pof
查看源码
12
and2_gate.mif_update.rpt
查看源码
13
and2_gate.sof
查看源码
14
and2_gate.dpf
查看源码
15
and2_gate.qsf
查看源码
查看完整源码列表 (共 81 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 这是用Verilog HDL编好的2选一数据选择器 可以直接
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#FPGA
#数据选择器
相关VHDL/FPGA/Verilog资源推荐
1
这是用
Verilog
HDL编好的2选一
数据选择器
可以直接使用 没有密码
这是用Verilog HDL编好的2选一数据选择器 可以直接使用 没有密码...
2014-01-25
183 次
1122 浏览
2
2选1
数据选择器
Verilog
Verilog语言,2选1数据选择器...
2020-05-05
0 次
239 浏览
3
多路选择器(MUX)
Verilog
hdl 多路选择器(MUX)
Verilog
hdl
多路选择器(MUX)Verilog hdl 多路选择器(MUX)Verilog hdl...
2017-09-05
99 次
1243 浏览
4
2选一数字选择器 要的慢慢的来看 现在我都设计好了 可以直接调用就可以
2选一数字选择器 要的慢慢的来看 现在我都设计好了 可以直接调用就可以...
2013-12-05
108 次
1070 浏览
5
选择VHDL还是
Verilog
HDL
选择VHDL还是Verilog HDL,说明文档...
2013-12-22
144 次
1024 浏览
6
四选一
数据选择器
用vhdl语言编写一个双四选一数据选择器。如果有课程设计的报告,可以用到...
2025-05-27
1 次
4957 浏览
7
四选一
数据选择器
该程序实现的是四选一数据选择的功能,比较简单的实现...
2025-06-18
3 次
461 浏览
8
用CASE实现4选1
数据选择器
很实用 运用
Verilog
用CASE实现4选1数据选择器 很实用 运用Verilog...
2013-12-20
155 次
1174 浏览
9
基于
Verilog
语言的
数据选择器
基于Verilog语言的数据选择器,包括数据选择器的测试模块...
2015-09-12
189 次
1128 浏览
10
VHDL4选1
数据选择器
VHDL编写的4选一数据选择器 entity mux41a is port(a,b:in std_...
2020-05-15
0 次
217 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源