用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者
用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者...
用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者...
用verlog语言编的又一个很好的综合实验(交通灯的控制),特别适合于FPGA/CPLD的初学者...
多功能数字钟设计 一、设计任务: (一)主体功能 用HDL设计一个多功能数字钟,包含以下主要功能: 1.计时及校时,时间可以24小时制或12小时制显示 2.日历:显示年月日星期,及设定设定功...
一个可以综合的Verilog 写的FIFO存储器 内附文档说明...
我们做微机硬件综合实验做的一个交通信号灯实时控制系统设计,很好哦!还附有实验报告.-A traffic lights real-time control system design of the mi...
该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码,会用QUATUSII的人都应该知道如何使用,希望能给你带来帮助...
采用Ajax技术,采用综合搜索 后台地址 admin/ 后台帐号 admin 后台密码 admin...
verilog HDL编写的出租车计费系统...
这是一本面向中高级编程人员的自学指导书其重点放在JSP 和其他技术的综合使用方面全书可分为四大部分第一部分是JSP 技术与J2EE 技术第一章至第四章着重介绍J2EE 技术的代表EJB技术的基本原理与...
介绍了Verylog DHL语言的设计过程及综合过程。...