源码文件
Release 7.1i - Fit H.42 Copyright(c) 1995-2003 Xilinx Inc. All rights reserved 3-18-2007 10:05PM NOTE: This file is design…
GTS-1003 源代码
汇集 GTS-1003 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 17 / 50 页
源码文件
`timescale 1 ns / 1 ps module glbl (); wire GR; wire GSR; wire GTS; wire PRLD; endmodule
源码文件
/***************************************************************************** * …
源码文件
`timescale 1ns/10ps module testbench(); reg reset; reg clk; wire[31:0] counter; initial begin reset=1; clk=0; #5 res…
源码文件
`timescale 1ns/10ps module testbench(); reg reset; reg clk; wire[31:0] counter; initial begin reset=1; clk=0; #5 res…
源码文件
// $Header: /home/oc/cvs/or1k/xess/xsv_fpga/orp_soc/lib/xilinx/unisims/OBUF_LVCMOS2.v,v 1.1 2002/03/28 20:15:29 lampret Exp $ /* …
源码文件
// $Header: /home/oc/cvs/or1k/xess/xsv_fpga/orp_soc/lib/xilinx/unisims/OBUFDS_LVDS_25.v,v 1.1 2002/03/28 20:15:28 lampret Exp $ /…
源码文件
// $Header: /home/oc/cvs/or1k/xess/xsv_fpga/orp_soc/lib/xilinx/unisims/STARTUP_VIRTEX2.v,v 1.1 2002/03/28 20:15:31 lampret Exp $ /…
源码文件
// Xilinx Verilog netlist produced by netgen application (version G.28) // Command : -intstyle ise -w -ofmt verilog -sim ddr_…
源码文件
// $Header: /devl/xcs/repo/env/Databases/CAEInterfaces/verunilibs/data/unisims/OBUFDS.v,v 1.6 2007/05/23 21:43:40 patrickp Exp $ /…