源码文件
////////////////////////////////////////////////////////////////////////////// // Copyright (c) 2005 Xilinx, Inc. // This design i…
GTS-1003 源代码
汇集 GTS-1003 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 18 / 50 页
源码文件
////////////////////////////////////////////////////////////////////////////// // Copyright (c) 2005 Xilinx, Inc. // This design i…
源码文件
// Xilinx Verilog netlist produced by netgen application (version G.35) // Command : -intstyle ise -w -ofmt verilog -sim adde…
源码文件
:030000000203F800 :0C03F800787FE4F6D8FD75814902043FCF :10055300252525646C750025366C75003F065B4FB9 :0D056300666D7D077F6F777C395E…
源码文件
:1004940057726974696E6720666C6173682072654F :1004A4007475726E65642025640A00526573657400 :1004B40020636F756E746572206973206E6F772…
源码文件
:030000000201F208 :0C01F200787FE4F6D8FD75813A020239EE :10045100B3C9B6BCD0C5CFA2B9A4B3CCD1A7D4BAC5 :01046100009A :10042E000A0B0…
源码文件
:03000000020139C1 :0C013900787FE4F6D8FD75815902018042 :1002E8001633496F4C4F564575594F552049204C88 :1002F8004F564520594F550A0921…
源码文件
Release 8.1i - Fit I.31 Copyright(c) 1995-2003 Xilinx Inc. All rights reserved 11-26-2006 12:26PM NOTE: This file is design…
源码文件
Release 8.1i - Fit I.31 Copyright(c) 1995-2003 Xilinx Inc. All rights reserved 11-26-2006 12:26PM NOTE: This file is design…
源码文件
// Verilog Test Fixture Template `timescale 1 ns / 1 ps module TEST_gate; // The following code initializes t…