源码文件
vhdl baseblox_utils_v9_1 "E:\FPGA\FPGA_Prog\study_FFTcore\tmp\_cg\_bbx\baseblox_utils_v9_1\prims_constants_v9_1.vhd" vhdl baseblo…
FPGA 源代码
FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 47 / 50 页
源码文件
xst -ise "E:/FPGA/FPGA_Prog/study_FFTcore/study_FFTcore.ise" -intstyle ise -ifn fft_fun.xst -ofn fft_fun.syr xst -ise "E:/FPGA/FP…
源码文件
vhdl baseblox_utils_v9_1 "E:\FPGA\FPGA_Prog\study_FFTcore\tmp\_cg\_bbx\baseblox_utils_v9_1\prims_constants_v9_1.vhd" vhdl baseblo…
源码文件
Selecting top level module pci_bridge32 Synthesizing module pci_out_reg Synthesizing module pci_rst_int @W: CL159 :"F:\lizheng\…
源码文件
JedecChain; FileRevision(JESDxxA); /* NoviceMode */ /* Active Mode PFF */ /* Mode BS */ /* Cable ParallelIII lpt1 200000 */ …
源码文件
Selecting top level module WB_Slave Synthesizing module WB_Slave @N: CL177 :"F:\lizheng\FiberOptical\FPGA\PCI_Bridge_Guest_UART\…
源码文件
Selecting top level module WB_Master Synthesizing module WB_Master @N: CL201 :"F:\lizheng\FiberOptical\FPGA\PCI_Bridge_Guest_UAR…
源码文件
电子工程论坛 bbs.eetzone.com ╔--------------------------------------------------╗ ┆电子论坛 …
源码文件
# Xilinx CORE Generator 6.1i # User = 刘韬 Initializing default project... Loading plug-ins... All runtime messages will be reco…
源码文件
电子工程论坛 bbs.eetzone.com ╔--------------------------------------------------╗ ┆电子论坛 …