JPEG里MQ算术编码测试程序 编解码器 C
上传时间： 2014-01-05
上传用户：LouieWu
用verilog编写的抢答器程序。由硬件思维编写，由一个多路开关和一个触发器构成，比起c，简单并且稳定。
上传时间： 2014-11-12
上传用户：frank1234
数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。
上传时间： 2017-02-01
上传用户：refent
这是一款huffman编码设计器，有压缩解压功能，有具体代码和论坛
上传时间： 2013-12-15
上传用户：zhengjian
关于verilog编码风格的文章，写得不错，值得反复阅读。
上传时间： 2013-12-12
上传用户：gxmm
先进先出缓存器的verilog设计与实现
上传时间： 2017-02-25
上传用户：com1com2
第1章 用于可靠数字传输和存储的编码 第2章 代数引论 第3章 线性分组码 第4章 重要的线性分组吗 第5章 循环码 第6章 二进制BCH码 第7章 非二进制BCH码、RS码及其译码算法 第8章 大数逻辑可译码有限几何码 第9章 线性分组码的网络 第10章 基于可靠性的线性分组码软判决译码算法 第11章 卷积码 第12章 卷积码的最优译码 第13章 卷积码的次优译码 第14章 基于网络的软判决译码算法 第15章 级联编码、码分解与多阶段译码 第16章 Turbo编码 第17章 低密度单奇偶校验码 第18章 网络编码调制 第19章 分组编码调制 第20章 纠突发错误码 第21章 纠突发错误卷积码 第22章 自动请求重传（ARQ）策略 附录A 伽罗华域的表 附录B GF（2m）中元素的最小多项式 附录C 长度至2 10-1的二进制本原BCH码的生成多项式 9.6 卷积码
上传时间： 2014-01-10
上传用户：fnhhs
Turbo编码16QAM在AWGN信道中的性能Turbo码份量码为[1,17/15],码率为1/2,采用随机交织器
上传时间： 2017-03-10
上传用户：zhaiyanzhong
matlab仿真,超宽带信号中,等概率二进制产生,重复码编码,th编码,PPM-TH调制,脉冲形成器,PPM-TH发射器等源程序.
上传时间： 2014-11-17
上传用户：com1com2
使用Verilog语言编写的使用SPI总线设置频率LM2346,可通过设置其R寄存器对其输出频率进行设置（需相应的射频电路相配合）。
上传时间： 2017-04-08
上传用户：二驱蚊器
