Bch 编码器 Verilog

基于verilog的时钟定时器的硬件实现

基于verilog的时钟定时器的硬件实现，可以实现时钟定时报时功能

标签： verilog 时钟定时器硬件实现

上传时间： 2017-07-18

上传用户：yyq123456789
URL编码解码器,简单的将加密的URL解密

URL编码解码器,简单的将加密的URL解密

标签： URL 编码解码器加密解密

上传时间： 2017-08-10

上传用户：yy541071797
本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

标签： Verilog HDL 程序全加器

上传时间： 2013-12-03

上传用户：moerwang
FPGA编码算法研究编码解码器实现FPGA编码算法研究编码解码器实现

FPGA编码算法研究编码解码器实现FPGA编码算法研究编码解码器实现

标签： FPGA 编码算法研究编码解码器

上传时间： 2017-09-02

上传用户：古谷仁美
多路选择器（MUX）verilog hdl 多路选择器（MUX）verilog hdl

多路选择器（MUX）verilog hdl 多路选择器（MUX）verilog hdl

标签： verilog MUX hdl 多路

上传时间： 2017-09-05

上传用户：klin3139
DM9000A读寄存器模块, verilog HDL

DM9000A读寄存器模块, verilog HDL

标签： verilog 9000A 9000 HDL

上传时间： 2014-01-16

上传用户：FreeSky
Verilog 实现的电话计费器信号定义：decide：电话局反馈回来的信号

Verilog 实现的电话计费器信号定义：decide：电话局反馈回来的信号，代表话务种类，“01”表示市话，“10”表示长话，“11”表示特话；

标签： Verilog decide 信号电话计费器

上传时间： 2017-09-14

上传用户：cc1015285075
开发51单片机必备的小软件！进制转换、定时器设置编码、数码管显示编码

开发51单片机必备的小软件！进制转换、定时器设置编码、数码管显示编码

标签： 编码 51单片机软件定时器

上传时间： 2013-12-24

上传用户：ukuk
verilog 编码程序

verilog 编码程序，初学者必备。。。。。。。。。。。。。。。

标签： verilog 编码程序

上传时间： 2013-12-24

上传用户：redmoons
用verilog实现fpga的通用分频器的实现

用verilog实现了奇数和偶数不同的分频器设计

标签： verilog fpga 分频器

上传时间： 2016-07-11

上传用户：jhjjh