虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是：虫虫下载站 > 资源下载 > 汇编语言 > 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

  • 资源大小：2 K
  • 上传时间： 2013-12-03
  • 上传用户：bling
  • 资源积分：2 下载积分
  • 标      签： Verilog HDL 程序 全加器

资 源 简 介

本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1