Active-HDL

本原码是基于Verilog HDL语言编写的

本原码是基于Verilog HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.

标签： Verilog HDL 语言编写

上传时间： 2015-08-04

上传用户：mikesering
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

标签： verilog 加法器 HDL 进位

上传时间： 2013-12-17

上传用户：ynwbosss
verilog HDL原码一种简单的同步FIFO原码

verilog HDL原码一种简单的同步FIFO原码，可以被综合

标签： verilog FIFO HDL

上传时间： 2013-12-28

上传用户：qwe1234
HDL Synthesizer and Optimizer Modeling Style Guide

HDL Synthesizer and Optimizer Modeling Style Guide

标签： Synthesizer Optimizer Modeling Guide

上传时间： 2013-12-30

上传用户：ippler8
用veilog HDL编的七段译码显示电路。自己做的第一个此类程序

用veilog HDL编的七段译码显示电路。自己做的第一个此类程序，编译仿真通过，感觉不错

标签： veilog HDL 译码显示电路

上传时间： 2014-01-25

上传用户：gououo
advanced digital design with the verilog hdl

advanced digital design with the verilog hdl

标签： advanced digital verilog design

上传时间： 2013-12-15

上传用户：爺的气质
verilog HDL实现先进先出栈

verilog HDL实现先进先出栈，不含测试文件

标签： verilog HDL 栈

上传时间： 2015-08-20

上传用户：rocwangdp
不错的VHDL讲义?淮淼腣HDL讲义

不错的VHDL讲义?淮淼腣HDL讲义

标签： VHDL HDL 讲义

上传时间： 2014-11-24

上传用户：开怀常笑
Verilog HDL是一种硬件描述语言

Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模，想学习的这个资料对你有用。

标签： Verilog HDL 硬件描述语言

上传时间： 2015-09-02

上传用户：zhaoq123
Verilog HDL硬件描述语言

Verilog HDL硬件描述语言，徐振林编著。pdf格式。

标签： Verilog HDL 硬件描述语言

上传时间： 2014-12-04

上传用户：tianyi223