源码文件
Active+HDL 源代码
汇集 Active+HDL 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 15 / 50 页
源码文件
书名 : Verilog HDL硬件描述语言 英文原书名 : A Verilog HOL Primer (second Edition) 作者 : J.Bhasker 译者 : 徐振林等 书号 : 7-111-07890-X 页码 : 171 定价…
源码文件
C:\Documents and Settings\BySky\My Documents\4bitcomp\hdl\4bitcomp.vhd
源码文件
================================= 第2章 HDL指南 4 第3章 Verilog语言要素 14 第4章 表达式 28 --------------------------------- …
源码文件
书名 : Verilog HDL硬件描述语言 英文原书名 : A Verilog HOL Primer (second Edition) 作者 : J.Bhasker 译者 : 徐振林等 书号 : 7-111-07890-X 页码 : 171 定价…
源码文件
m255 K3 13 cModel Technology Z0 dD:\Verilog project\related resource\Verilog HDL\Chapter-13\risc valu Ijm76G=;hi=`f>eQ1fP5cg2 VQYS…
源码文件
/readme.txt/1.1.1.1/Sun Jul 29 12:30:31 2001// D/doc//// D/hdl//// D/model////
源码文件
Selecting top level module LCD_Top @N: CG364 :"D:\Actel\Libero\Libero_v8.4\Synplify\synplify_94A1\lib\proasic\fusion.v":2043:7:20…
源码文件
@TM:1235391082 @N: MT195 :"":0:0:0:-1|This timing report estimates place and route data. Please look at the place and route timin…
源码文件
Selecting top level module uart_test @N: CG364 :"C:\Actelprj\ProASIC3\UART\hdl\rec.v":5:7:5:9|Synthesizing module rec @W: CL17…