4位布斯<b>乘法器</b>模块及测试模块

数字频率计VHDL程序与仿真文件名：plj.vhd。 --功能：频率计。具有4位显示

数字频率计VHDL程序与仿真文件名：plj.vhd。 --功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。

标签： VHDL plj vhd 数字频率计

上传时间： 2016-11-20

上传用户：lunshaomo
精通verilog HDL语言编程源码之2--常用乘法器设计

精通verilog HDL语言编程源码之2--常用乘法器设计

标签： verilog HDL 语言编程源码

上传时间： 2014-11-28

上传用户：赵云兴
精通verilog HDL语言编程源码之3--伽罗华域乘法器设计

精通verilog HDL语言编程源码之3--伽罗华域乘法器设计

标签： verilog HDL 语言编程源码

上传时间： 2013-12-18

上传用户：youke111
此程序为32-bit乘法器

此程序为32-bit乘法器，另附有VHDL测试程序

标签： bit 32 程序乘法器

上传时间： 2014-01-17

上传用户：1583060504
乘法器 verilog CPLD EPM1270 源代码

乘法器 verilog CPLD EPM1270 源代码

标签： verilog CPLD 1270 EPM

上传时间： 2016-11-24

上传用户：牛布牛
Verilog HDL下的4 位数字频率计控制模块源代码

Verilog HDL下的4 位数字频率计控制模块源代码

标签： Verilog HDL 数字频率计控制模块

上传时间： 2016-11-25

上传用户：ainimao
实现UNIX下的ls全部功能,同时添加了可以生成目录树.实现内容:1.如何读取目录的内容 2.目录排序 3.文件类型以及如何知道文件的类型 4.位操作及掩码的使用 5.用户与组ID数据库 6

实现UNIX下的ls全部功能,同时添加了可以生成目录树.实现内容:1.如何读取目录的内容 2.目录排序 3.文件类型以及如何知道文件的类型 4.位操作及掩码的使用 5.用户与组ID数据库 6.UNIX文件系统的内部结构：i-节点和数据块 7.更改当前目录 8.输出颜色的改变和分栏 9.学习并实现ls命令各参数 10.解析命令行参数

标签： UNIX 目录树排序

上传时间： 2016-11-28

上传用户：xiaoyunyun
用51单片机P0口高四位驱动LCM1601显示模块采用显示芯片的4位模式

用51单片机P0口高四位驱动LCM1601显示模块采用显示芯片的4位模式

标签： 1601 LCM 51单片机 P0口

上传时间： 2016-11-29

上传用户：qq1604324866
用51单片机P0口低四位驱动LCM1601显示模块采用显示芯片的4位模式

用51单片机P0口低四位驱动LCM1601显示模块采用显示芯片的4位模式

标签： 1601 LCM 51单片机 P0口

上传时间： 2016-11-29

上传用户：无聊来刷下
采用4位数据线的1602液晶驱动c语言程序 PWM利用Timer1的OC1A脚输出占空比可调的信号

采用4位数据线的1602液晶驱动c语言程序 PWM利用Timer1的OC1A脚输出占空比可调的信号

标签： Timer1 1602 OC1A PWM

上传时间： 2016-12-01

上传用户：wangdean1101